正在加载图示…
已停止 · 你的代码还没有运行。在你按“运行”之前，开发板运行的是板上已有的程序。
还没有输出。按“运行”。
尚未检查
运行代码来检查它。检查会在虚拟时钟上重放一段固定的脚本，所以同样的代码总是得到同样的结果。
每一种故障都会在模拟中真实发生。触发一个，观察图示，再读一读原因。
扮演外部世界：在代码运行时按下、滑动和转动这些零件。
把十个开关显示为一个三位十六进制数。六个数码管每一个都有自己的八个引脚，所以一个小模块用三次，就能同时驱动它们。
iynk 把你的 Verilog 当作行为模型来运行，按开发板时钟一个周期一个周期地执行。它不做综合、布局或布线：没有时序，也没有 LUT 数量。
| 引脚 | 连接到 | 作用 |
|---|---|---|
HEX0 | 8 个 FPGA 引脚 → 最右边一位的各段 | 第 0 位是 a 段；给 0 点亮 |
HEX2 | 8 个 FPGA 引脚 → 右数第三位 | 显示 SW9-SW8 |
SW0 | PIN_C10（SW[0]） | 最右边一位的第 0 位 |
这块开发板能驱动的传感器和执行器，以及真实的接法。