Leçon 1 sur 5

Interrupteurs, XOR et un bouton actif à l'état bas

Chargement de la figure…

// Des interrupteurs vers les LED, une porte XOR et un bouton actif à l'état bas. // Noms de ports du .qsf du System Builder de Terasic, qui donne à chaque bit sa broche du FPGA. module top ( input [9:0] SW, // 10 interrupteurs à glissière, en haut = 1 input [1:0] KEY, // 2 boutons poussoirs, 0 tant qu'ils sont enfoncés output [9:0] LEDR ); assign LEDR[7:0] = SW[7:0]; // SW7-SW0 tout droit vers les LED au-dessus d'eux assign LEDR[8] = SW[8] ^ SW[9]; // allumée quand exactement un de SW8 et SW9 est en haut assign LEDR[9] = ~KEY[0]; // un bouton lit 0 quand il est enfoncé : on l'inverse donc endmodule

Arrêté · Votre code ne tourne pas encore. Tant que vous n'appuyez pas sur Lancer, la carte exécute le programme qu'elle contient déjà.

Rien d'affiché pour l'instant. Appuyez sur Lancer.

SW7-SW0 allument les LED au-dessus d'eux, LEDR8 montre SW8 XOR SW9, et LEDR9 s'allume tant que vous maintenez KEY0. Un bouton lit 0 quand il est enfoncé : le design l'inverse donc.

Des fils et des portes avec assign
Entrées actives à l'état bas : inversez KEY
Basculez les interrupteurs et appuyez sur KEY0 pendant que ça tourne

iynk exécute votre Verilog comme un modèle comportemental, cycle par cycle sur l'horloge de la carte. Il ne fait ni synthèse, ni placement, ni routage : pas de timing, pas de nombre de LUT.

Broche	Reliée à	Rôle
`SW8`	Broche B14 du FPGA (SW[8])	Entrée A du XOR
`KEY0`	Buffer de Schmitt U14 → broche B8 du FPGA (KEY[0])	0 tant qu'il est enfoncé
`LEDR9`	Broche B11 du FPGA (LEDR[9])	Allumée tant que KEY0 est maintenu

Câblage

Les capteurs et actionneurs que pilote cette carte, avec les vrais branchements.

Les 7 composants sur la page Terasic DE10-Lite

Interrupteurs, XOR et un bouton actif à l'état bas

À vous d'essayer

Moniteur série

Vérifications

Casser

Entrées

Câblage

Interrupteurs, XOR et un bouton actif à l'état bas

À vous d'essayer

Moniteur série

Vérifications

Casser

Entrées

Câblage