Lektion 1 von 5

Schalter, XOR und ein Low-aktiver Taster

Die Abbildung wird geladen …

// Schalter auf LEDs, ein XOR-Gatter und ein Low-aktiver Taster. // Portnamen aus der .qsf von Terasics System Builder, die jedem Bit seinen FPGA-Pin gibt. module top ( input [9:0] SW, // 10 Schiebeschalter, oben = 1 input [1:0] KEY, // 2 Taster, 0, solange gedrückt output [9:0] LEDR ); assign LEDR[7:0] = SW[7:0]; // SW7-SW0 direkt auf die LEDs über ihnen assign LEDR[8] = SW[8] ^ SW[9]; // leuchtet, wenn genau einer von SW8 und SW9 oben ist assign LEDR[9] = ~KEY[0]; // ein Taster liest 0, wenn er gedrückt ist, also invertieren endmodule

Gestoppt · Dein Code läuft noch nicht. Bis du auf „Ausführen“ drückst, läuft das Programm, das schon auf dem Board ist.

Noch nichts ausgegeben. Drück auf „Ausführen“.

SW7-SW0 lassen die LEDs über ihnen leuchten, LEDR8 zeigt SW8 XOR SW9, und LEDR9 leuchtet, solange du KEY0 gedrückt hältst. Ein Taster liest 0, wenn er gedrückt ist, also invertiert das Design ihn.

Drähte und Gatter mit assign
Low-aktive Eingänge: KEY invertieren
Leg Schalter um und drück KEY0, während es läuft

iynk führt dein Verilog als Verhaltensmodell aus, Takt für Takt am Takt des Boards. Es wird nicht synthetisiert, platziert oder geroutet: kein Timing, keine LUT-Zahlen.

Pin	Verbunden mit	Aufgabe
`SW8`	FPGA-Pin B14 (SW[8])	Eingang A des XOR
`KEY0`	Schmitt-Puffer U14 → FPGA-Pin B8 (KEY[0])	0, solange gedrückt
`LEDR9`	FPGA-Pin B11 (LEDR[9])	Leuchtet, solange KEY0 gedrückt ist

Anschließen

Sensoren und Aktoren, die dieses Board ansteuert, mit den echten Verbindungen.

Alle 7 Bauteile auf der Seite Terasic DE10-Lite

Schalter, XOR und ein Low-aktiver Taster

Probier es selbst

Serieller Monitor

Prüfungen

Kaputt machen

Eingaben

Anschließen

Schalter, XOR und ein Low-aktiver Taster

Probier es selbst

Serieller Monitor

Prüfungen

Kaputt machen

Eingaben

Anschließen