Chargement de la figure…
Arrêté · Votre code ne tourne pas encore. Tant que vous n'appuyez pas sur Lancer, la carte exécute le programme qu'elle contient déjà.
Rien d'affiché pour l'instant. Appuyez sur Lancer.
Pas encore vérifié
Lancez votre code pour le vérifier. Les vérifications rejouent un scénario fixe sur une horloge virtuelle : le même code obtient toujours le même résultat.
Chaque panne se produit vraiment dans la simulation. Déclenchez-en une, regardez la figure, puis lisez pourquoi.
Jouez avec le monde extérieur : appuyez, faites glisser et tournez les pièces pendant que le code s'exécute.
Une broche ne peut être qu'à 0 ou à 3,3 V. Basculer vite entre les deux, à l'état haut pendant SW7-SW0 cycles sur 256, fait varier ensemble une LED sur le Pmod JB et LD0.
iynk exécute votre Verilog comme un modèle comportemental, cycle par cycle sur l'horloge de la carte. Il ne fait ni synthèse, ni placement, ni routage : pas de timing, pas de nombre de LUT.
| Broche | Reliée à | Rôle |
|---|---|---|
JB1 | R1 220 Ω → anode de la LED | La sortie PWM, JB[0] |
GND | Cathode de la LED (broche 5 de JB) | Le chemin de retour |
SW7 | Broche W13 du FPGA (sw[7]) | Vaut 128 sur 256 : mi-luminosité |
Les capteurs et actionneurs que pilote cette carte, avec les vrais branchements.
Anode vers la broche 1 de JB à travers 220 Ω, cathode vers une broche GND d'un Pmod. Pilotez-la depuis votre design comme n'importe quelle LED.
| Broche du composant | Broche de la carte |
|---|---|
| A | JB1Couleur du fil : orange |
| K | GNDCouleur du fil : noir |
La carte ajoute déjà 200 Ω en série : la LED reste faible mais sans danger même sans votre résistance ; n'alimentez jamais une broche Pmod en 5 V.